Nyheder

Oplev VeTek Semiconductors CNC-præcisionsbearbejdningskapacitet til grafit med høj renhed, CVD SiC/TaC-belagte komponenter, solide SiC-dele og tilpassede halvlederløsninger.

Vetek Semiconductor deltog i CSEAC 2026 i Wuxi, Kina, og fremviste sine avancerede CVD SiC- og TaC-belægninger, grafitkomponenter, SiC-keramik og andre halvlederkernematerialer. Arrangementet gav værdifulde muligheder for at styrke kundepartnerskaber, diskutere nye teknologier, fremme samarbejdsprojekter og udforske fremtidige muligheder på tværs af den globale halvlederindustri.

VETEK Semiconductor er specialiseret i seks store produktkategorier, herunder CVD SiC-belægninger, CVD TaC-belægninger, Solid SiC, højrent grafit og kulfiber, kvarts og avanceret keramik og halvlederwafere. Vores produkter betjener kritiske halvlederprocesser såsom epitaksi, ætsning og krystalvækst. Med dobbelte R&D-platforme, et fuldt integreret produktionssystem og globale forsyningskapaciteter er vi anerkendt som en national specialiseret og sofistikeret "lille kæmpe"-virksomhed.

VETEKs nye halvlederfabrikation er gået ind i konstruktionsfasen for renrum i halvlederkvalitet. Det nye websted vil understøtte produktionen af ​​CVD SiC-belagte grafitkomponenter, TaC-belægninger, PyC-belægninger, Solid SiC-dele og højrente grafitmaterialer til halvlederanvendelser.

VeTek Semiconductor deler nøgleindsigter fra SNEC 2026 Shanghai og fremhæver grafit med høj renhed, CVD SiC-belagte grafitkomponenter, kulstofkompositter og avancerede termiske feltmaterialer, der understøtter næste generations solcelleproduktion og solcelleproduktion.

VETEK fejrer topping-out-ceremonien for sin nye halvlederproduktionsbase, hvilket udvider produktionskapaciteten for avancerede SiC-, TaC- og PyC-belægningsteknologier, Solid SiC-komponenter, højrente grafitdele og termiske halvledermaterialer.

Den 5. september besøgte Vetek Semiconductors kunder SIC -belægnings- og TAC -belægningsfabrikkerne og nåede yderligere aftaler om de nyeste epitaksiale procesløsninger.

Den 5. september 2025 besøgte en kunde fra Polen en fabrik under VETEK for at lære om vores avancerede teknologier og innovative processer i produktionen af ​​kulfiberprodukter.

SiC-belagte grafitwaferbærere er kritiske termiske og mekaniske komponenter i MOCVD-systemer til GaN og LED-epitaksi. Denne tekniske artikel forklarer, hvordan bærergeometri, lommedybde, fladhed, grafitegenskaber og CVD SiC-belægningstilstand påvirker wafertemperaturfordeling, epitaksial ensartethed og procesrepeterbarhed. Den undersøger også forholdet mellem termisk ensartethed og enhedsudbytte, almindelige belægningsnedbrydningsmekanismer, levetidsovervejelser og de tekniske data, der kræves, når der specificeres en brugerdefineret eller erstatnings MOCVD-waferbærer.

SiC-belagt grafit kombinerer bearbejdeligheden og den termiske opførsel af grafit med høj renhed med en kemisk stabil CVD siliciumcarbid procesoverflade. Denne tekniske hvidbog forklarer, hvorfor bar grafit kan blive en kilde til kemisk interaktion, urenheder og partikler i epitaksereaktorer, hvordan CVD SiC skaber en mere stabil procesgrænse, og hvorfor belægningsintegritet, substratkompatibilitet, geometri og termisk adfærd skal konstrueres sammen. Den undersøger også de forskellige krav til silicium og SiC-epitaksi og skitserer, hvordan coatede susceptorer skal specificeres til halvlederanvendelser.

En SiC-belagt grafitsusceptor er en kritisk termisk feltkomponent i halvlederepitaksi snarere end blot en waferholder. Denne tekniske artikel forklarer, hvordan susceptorgeometri, fladhed, lommedesign, grafitegenskaber og CVD SiC-belægningskvalitet arbejder sammen for at påvirke wafers termiske grænser, temperaturfordeling og epitaksial ensartethed. Den undersøger også almindelige susceptorfejltilstande, belægningsnedbrydning, partikelrisici og de vigtigste tekniske parametre, der kræves, når der specificeres en brugerdefineret eller erstatningsepitaxisusceptor.

CVD-siliciumcarbidbelægning fremstilles ved at afsætte et tæt SiC-lag på grafit med høj renhed gennem kontrollerede gasfase- og overfladereaktioner. Denne artikel forklarer substratforberedelse, MTS-baseret CVD-vækst, kernedannelse og masseoverførsel, belægningstykkelse og ensartethed, SiC/grafitgrænsefladespænding, almindelige defekter og inspektion af halvlederkvalitet. Det viser også, hvorfor procesparametre og komponentgeometri skal konstrueres sammen til susceptorer og waferbærere, der anvendes i epitaksi og MOCVD.

Siliciumcarbidbelægning er et tæt CVD SiC-lag, der påføres grafitkomponenter med høj renhed, der anvendes i halvlederbehandling. Denne artikel forklarer, hvorfor grafit er belagt med SiC, hvordan CVD SiC dannes, hvilke belægningsegenskaber og grænsefladefaktorer, der styrer ydeevnen, og hvordan SiC-belagt grafit understøtter siliciumepitaksi, SiC-epitaksi og MOCVD. Den undersøger også belægningstykkelse, CTE-uoverensstemmelse, delamineringsrisiko og de tekniske oplysninger, der kræves ved specificering af susceptorer, wafer-bærere og andre belagte komponenter.

Teknisk hvidbog om, hvordan CVD SiC- og TaC-belægninger påvirker termisk stabilitet, forurening, partikler og repeterbarhed i halvlederepitaksi, med parametertabeller, et beslutningstræ for valg af belægning, fejlmekanismer og RFQ-kriterier.

8-tommer SiC er nu i volumenproduktion, men wafer-udbyttet - ikke kapaciteten - adskiller vinderne. Denne vejledning forklarer, hvorfor TaC-belægning på grafit-hot-zone-dele bestemmer udbyttet, og hvordan man kvalificerer en leverandør.

I moderne chipfremstilling giver substratet fysisk støtte og en varmeafledningsvej, mens det epitaksiale lag bestemmer enhedens elektriske ydeevnegrænser. Denne artikel giver en dybdegående analyse af de grundlæggende forskelle mellem enkeltkrystal silicium- og siliciumcarbidsubstrater og CVD/MBE epitaksiale processer og afslører, hvordan epitaksial teknologi forbedrer ydeevnen af ​​højfrekvente og højspændingsenheder ved at reducere defektdensiteten og inkorporere strain engineering. Uanset om du er procesingeniør eller beslutningstager om indkøb, hjælper denne guide dig hurtigt med at identificere den bedst egnede waferudvælgelsesstrategi.